Barrapunto

... en arquitecturas de 32 bits? Pues hombre, con un bus de 32 bits puedes direccionar 4294967296 bytes, que al cambio son 4G de memoria, de cualquier tipo: RAM, virtual, ROM, caché, la que se te ocurra. Esto es condición si quae non (o como sescriba), otra cosa es que se soporten 64G en sistemas de 64 bits (que no tengo ni idea de cuantos G son pero son 1.84467440737096e+19 bytes). A menos que se hagan cosas raras, es imposible direccionar más de 4G de memoria en un procesador de 32 bits.

Pues eso, simplemente informativo, así otra vez ya sabrás cómo es. :))) La traducción literal sería "sin la cual no".

Pos muchas gracias, como decimos por aquí, ya puedo dormir tranquilo porque he aprendido algo nuevo :-)

Porque una cosa es el bus de datos, y otra cosa es el bus de direcciones, aunque el bus de datos sea de 32 bits, el bus de direcciones puede ser de otro tamaño, por ejemplo de 64 bits.

      Los microprocesadores de 8 bits, tenían un bus de datos de 8 bits, pero el de direcciones era de 16, o sea que podían direccionar hasta 64 K, en lugar de los 256 octetos.

        Naturalmente, cuando se usaba una instrucción que hacía referencia a una posición de memoria, por ejemplo, LDA F245, que carga en el registro A el contenido de la posición de memoria F2A5, se hacían tres accesos a la memoria para leer la instrucción, primero se leía el código LDA, luego se leía un F2 y luego un 45.

        En los actuales microprocesadores del mundo Intel/AMD, como el tamaño del bus de datos coincide con el de direcciones, sólo se haría dos accesos a memoria para una instrucción equivalente. MOV AX, 4F45347A.

        Si un hipotético microprocesador de 32 bits tuviera un bus de direcciones de 64 bits, tendría que hacerse más accesos a memoria.

        Eso sería negativo para el rendimiento de esa CPU, y para optimizarlo el diseñador se vería obligado a usar un sistema similar a la segmentación de memoria, ¿os acordais de los punteros FAR y NEAR?, lo que crearía muy mala fama al fabricante.

        Lo que no se es si existe alguna CPU de 32 bits de esas carácterísticas, o si sólo se ha dado ese soporte para simplificar el kernel y usar menos defines según la plataforma de destino sea de 32 o 64 bits.

        Salu2

        Postdata, los ejemplos de ensamblador que he puesto, pueden estar incorrectos.

Efestivamente, como tú dices si tienes distinto tamaño del bus de datos y de direcciones, puedes direccionar distintos tamaños, pero la verdad es que yo en particular no le veo mucha potencia a un sistema que necesita 2 ciclos de acceso a bus para acceder a una memoria, y es lo que no sé de los sistemas de 32 bits actuales.

Si, es posible, pero se usa bounce buffets, es decir, se copia desde el espacio inferior de 4G al superior, al menos en intel ( si este tiene acticvada las 36 lineas del bus de direcciones). Evidentemente es más lento, aunque las caches que llevan los micros minimizan esos problemas.