Barrapunto

Quien quiera que me corrija, pero supongamos que tenemos el susodicho plano XY con N transistores (siendo S el espacio para transistor), ahora supongamos que un expesor (plano Z) usando la tecnologia antigua podiamos meter, digamos M capas, esto quiere decir que si el espesor de cada capa es E entonces un micro ocuparia N*S*M*E. Ahora, si suponemos que el espesor de cada capa se reduce a la mitad, entonces este nuevo micro ocuparia la mitad que el anterior luego un micro del mismo tamaño que el primero, pero con la mitad de espesor por capa tendria el doble de transistores (tendriamos 2*M capas). Por supuesto, imagino que no sera posible disminuir el espesor a la mitad, pero alguna mejora si que se podra obtener, ¿o no?

Por supuesto esto es asumiendo que dicho aislante se use para separar capas en el plano Z y no para aislar transistores en la misma capa

Que conste que no tengo mucha idea sobre esto