|
|
|
Secciones
Este hilo ha sido archivado.
No pueden publicarse nuevos comentarios.
Nueva denominación de los procesadores Intel
|
Log in/Crear cuenta
| Top
| 80 comentarios
| Buscar hilo
Y recuerda: Los comentarios que siguen pertenecen a las personas que los han enviado. No somos responsables de los mismos.
Obrar mucho, y hablar poco; que lo demás es de loco.
Barrapunto © 1999-2007. Contenido disponible bajo licencia Creative Commons Reconocimiento 2.5
Aviso legal
Barrapunto © 1999-2007. Contenido disponible bajo licencia Creative Commons Reconocimiento 2.5
Aviso legal
Re:¿qué es lo siguiente?
(Puntos:0)Muy buena explicación, pero te puntualizo un par de detalles.
...la relación de saltos/instrucción es de 1/6. En el PIV tenemos 20 etapas así que es fácil encontrarse con 3 o 4 saltos a la vez en el pipe.
El problema es aún más grave porque al ser un procesador superescalar se están emitiendo múltiples instrucciones por ciclo. Si por ejemplo se emiten 4 inst/ciclo tendríamos 4*4=16 saltos en el pipeline, con lo que la especulación es aún mayor.
Es más importante tener un predictor de saltos bueno que te evite perder instrucciones por especulación... o un controlador de prefetch que se vaya trayendo instrucciones antes de que se pidan para acelerar aún más el tiempo de acceso a la memoria.
Bueno, esto depende del código en concreto que se esté ejecutando. Pero en general poner una caché grande y rápida (lo máximo que se pueda, claro) suele ayudar bastante a mejorar el tiempo de cpu.