Barrapunto

La superficie del die de los procesadores de AMD oscila entre los 84-193 mm^2 (AMD64) y 230 mm^2 (Opteron).

Para poner esto en perspectiva, el Itanium II (Montecito) dual core tiene 1700 millones de transistores y cache L3 de 24 MB integrada. De los 1700 millones, 1550 millones constituyen la cache L3. Su die es de 596 mm^2, lo que es más del doble que la del mejor Opteron.

A mayor superficie de die, menor yield (más procesadores dañados/defectuosos) y mayores costes de fabricación, lo que se traduce en un incremento del precio (un Itanium II Montecito vale 10 veces más de lo que vale el Opteron más caro).

Así, que está claro que AMD con sus Opteron y con sus futuros K8L no compite en el mismo segmento de mercado que los Itanium, sino más bien que intenta ser una alternativa a los Xeon (midrange servers/high end workstations). Esto implica que, efectivamente, los diseñadores se tienen que pelear con las restricciones de área para esa gama de precios.

PD: Obviamente, con mi primer comentario, no me refería a que el tamaño de la L3 se elija exclusivamente por restricciones de área. Ya sé que se realizan simulaciones exhaustivas con diferentes propuestas de jerarquías de memoria/tamaños de caches y, si han elegido esa distribución, será porque funciona bien.