Barrapunto

Bueno, vamos a dejarlo en sí pero no... Me explico.

Adelgazar el espesor del aislante no permite aumentar el número de transistores de un IC porque no hace variar las dimensiones de los transistores en el plano XY del circuito, que es lo que determina las dimensiones finales del IC. Lo que sí permite el cambio de dieléctrico es que se pueda crear un canal con las mismas prestaciones para tamaños menores del transistor (plano XY), manteniendo el mismo espesor de su puerta (eje Z). Ahora bien, piensa que se está fabricando a 45 nm de logitud de canal (y proyectando a 32 nm) y eso son unos pocos átomos de Silicio (posiblemente no más de 10, no me acuerdo del diámetro exacto), con lo que no está tan claro que en la práctica vaya a servir para mucho, al menos si no se cambia la forma de diseñar los IC's.

(Me ahorro todo el follón de la explicación técnica que sustenta todo esto, pues ocupa bastante y creo no viene al caso, además de necesitar de unas cuantas fórmulas ininteligibles)

Quien quiera que me corrija, pero supongamos que tenemos el susodicho plano XY con N transistores (siendo S el espacio para transistor), ahora supongamos que un expesor (plano Z) usando la tecnologia antigua podiamos meter, digamos M capas, esto quiere decir que si el espesor de cada capa es E entonces un micro ocuparia N*S*M*E. Ahora, si suponemos que el espesor de cada capa se reduce a la mitad, entonces este nuevo micro ocuparia la mitad que el anterior luego un micro del mismo tamaño que el primero, pero con la mitad de espesor por capa tendria el doble de transistores (tendriamos 2*M capas). Por supuesto, imagino que no sera posible disminuir el espesor a la mitad, pero alguna mejora si que se podra obtener, ¿o no?

Por supuesto esto es asumiendo que dicho aislante se use para separar capas en el plano Z y no para aislar transistores en la misma capa

Que conste que no tengo mucha idea sobre esto