por
pobrecito hablador
el Viernes, 28 Octubre de 2011, 18:51h
(#1293100)
Y si Intel ha podido finalmente competir contra ellos ha sido a base de convertir sus x86 en una máquina RISC con decodificador e intérprete de instrucciones x86, algo nada fácil por ser de longitud variable y tal, escondiendo todas las latencias en la medida de lo posible.
Las latencias de más de 8 ciclos (hasta 30) son más por la ejecución fuera de orden que por otra cosa. Los ARM con ejecución fuera de orden también tienen pipelines largos (desde las 8 etapas en el Cortex A9 [arm.com], a las hasta 24 en el Cortex A15 [wordpress.com]).
Re:Ya era hora
(Puntos:0)Re:Ya era hora
(Puntos:1)( http://www.voluntariado.net/ | Última bitácora: Domingo, 10 Junio de 2012, 21:48h )